Тема 3. Архітектура основної пам’яті комп’ютера

Інтегральні мікросхеми (ІМС) пам’яті організовані у вигляді матриці комірок, кожна з яких, в залежності від розрядності ІМС, складається з одного або більш запам’ятовуючих елементів (ЗЕ) і має власну адресу. Кожний ЗЕ здатний зберігати один біт інформації. Популярна сьогодні ІМС пам’яті має об’єм 64 Мбіт – тобто 67108864 запам’ятовуючих елементів (ЗЕ). ЗЕ розміщується на перехрестях сітки з провідників. У цьому випадку кожний ЗЕ є під’єднаним до двох провідників - один з яких використовують для керування читанням (записом), інший для передачі (подачі) даних. В якості основної пам’яті комп’ютера використовують динамічну пам’ять, яка здатна зберігати інформацію тільки протягом достатньо короткого проміжку часу, після якого інформацію необхідно відновлювати, інакше вона буде загублена. Абревіатура динамічної памяті – DRAM (Dynamic Random Access Memory). Динамічна пам’ять здатна запам’ятовувати біти інформації завдяки паразитній ємності (порядку 10-15 Ф). Ця пам’ять сконструйована на базі структури компліментарної технології метал-оксид-напівпровідник (CMOS - Complimentary Metal Oxide Semiconductor). За CMOS-технологією, завдяки її безсумнівним технічним перевагам, будуються сучасні чіпи швидкодіючих електронних елементів з високою щільністю упакування. Структура запам’ятовуючого елемента зображена на рис.4. 7 Компоненти схеми Підсилювач регенерації, буфер даних, шина виводу Схема перезаряду Числова шина Розрядна шина 1 Розрядна шина 2 С Вхід-вихід даних Рис. 4. Структура елементарного динамічного ЗЕ Транзистор у динамічному ЗЕ працює як ключ, який керує передачею заряду. При запису в конденсатор біта інформації ключ відкривається, заряджаючи конденсатор до певної величини. Далі для доступу до мікросхеми пам’яті з контролера ОЗП надходять сигнали керування, які переводять числову шину в активний стан. При цьому на числовій шині ЗЕ також підвищується потенціал, транзистор відкривається і замикає ланцюг: корпус => числова шина 1. Якщо ємність заряджена, вона розряджається на числову шину, підвищуючи її потенціал. Між розрядними шинами 1 і 2 виникає напруга. Струм, що при цьому циркулює, створює на вихідній шині заряд (одиниця). Якщо ємність не була заряджена, то на виході формується струм протилежного напрямку і із шини даних знімається нуль. Процес запису зворотний читанню. Тимчасових характеристик динамічної пам’яті дуже багато, але найважливіших - три: час перезаряджання пам’яті - являє собою затримку, зв’язану з попереднім заряджанням розрядних шин опорною напругою; час доступу до пам’яті - активізація числової шини, у результаті чого на вихідну шину даних пам’яті викладається інформація; час циклу - складається з затримок часу перезаряджання і доступу. Час затримки виведення даних DRAM вимірюється величинами від десятків до сотень наносекунд. 8 Систему пригальмовують не тільки затримки усередині пам’яті. Будь-яке звертання до ОЗП супроводжується передачею у контролер пам’яті великої групи сигналів, що ускладнюють схемотехніку і підвищують латентність підготовчого періоду циклу обміну даними. У DRAM кожен ЗЕ можна відшукати за його адресними координатами, що оформлені у рядки і стовпці (рис. 5). Запам’ятовуючі елементи, які об’єднані керуючим провідником прийнято називати рядком, або row (розташовані в квадратній таблиці горизонтально). Запам’ятовуючі елементи, які об’єднані провідником, що передає значення, називають стовпцем, або column (розташовані по вертикалі). Вибір відповідної адреси рядка і стовпця дозволяє визначити місце ЗЕ. Схема регенерації Схеми підсилення Вентилі стовпців Дешифратор стовпців Дешифратор рядків Буфер даних Дані Рис. 5. Структура динамічного ОЗП Таким чином, при виборі рядка читання здійснюється відразу на всіх ЗЕ, тобто на кожному із провідників стовпців, виникає напруга, обумовлена логічним значенням відповідного ЗЕ обраного рядка. Описану сукупність ЗЕ і логічні елементи, що їх обрамляють і які зв’язані з вибором рядків і стовпців, називають ядром ІМС. 9 Усі ЗЕ виводяться на загальну числову шину. Вміст декількох ЗЕ, об’єднаних на виході, утворює інформаційну групу - байт або слово, - і виводиться на шину даних пам’яті. Розрядність зовнішньої шини даних пам’яті дозволяє підвищити її пропускну здатність.