Тема 4. Основні типи динамічної пам’яті

Робота ІМС асинхронної пам’яті не прив’язана жорстко до тактових імпульсів системної шини. Тому дані на цій шині з’являються в довільні моменти часу (асинхронно). Але оскільки контролер пам’яті (і системної шини) – пристрій синхронний, то відлік часу ведеться в тактах. І якщо дані з’являться на виходах ІМС навіть відразу після тактового імпульсу, вони будуть оброблені тільки з приходом наступного імпульсу. Це обмежує можливості асинхронних ІМС. Найпершим способом обміну даними з ОЗП був так званий Conventional з робочою частотою від 4,77 до 40 Мгц. Він дозволяв читати і записувати інформацію в ЗЕ тільки за п’ять тактів: адреса рядка; сигнал RAS; адреса стовпця; сигнал CAS; операція читання-запис відповідна значенню лінії WE (Write Enable). Тому через свою повільність вони з часом були замінені на більш прогресивні. Для Conventional загальне число тактів, які витрачаються на пересилання 4 рядків даних, дорівнює 20 (5 тактів для доступу за першою адресою; 5 - за другою; 5 за третьою; 5 - за четвертою). Пам’ять типу FPM FPM (Fast Page Mode) або “стандартна сторінкова пам’ять” – це найбільш ранній тип пам’яті, що застосовувався у всіх 286-386 комп’ютерах. У ньому реалізований режим посторінкової адресації (fast page mode). Цей режим оснований на тому, що після вибору рядка в ядрі передача даних на вихід і з виходу виконується просто під’єднанням до вхідних-вихідних формувачів даних потрібного «стовпця» (стовпців, якщо розуміти під стовпцем один розряд у матриці ядра). Отже, при повторних звертаннях до одного і того ж рядка ядра не потрібно подавати адресу рядка, дешифрувати його, читати рядок. У FPM підвищення швидкості обміну даними досягається завдяки передачі повної адреси (рядка і стовпця) тільки при першому звертанні до пам’яті. При інших звертаннях у межах того ж рядка вказується лише скорочена адреса (тільки стовпці). У результаті втрати часу скорочуються на два такти. Схема читання FPM тепер інша - 5-3-3-3 (разом 14 тактів) навіть на частоті 66 МГц. Порівняно з Conventional (20 тактів) це збільшує продуктивності на цілих 70 %. 4 Однак якщо програма часто звертається до різних областей пам’яті, переходячи на інший рядок ядра, то формується повна адреса, що зводить переваги методу до мінімуму. На практиці часто відбувається обмін досить великими суцільними масивами даних (наприклад, багато команд процесора кодуються кількома байтами). Тому метод був покладений в основу всіх наступних технологій, однак потрібно все-таки не забувати, що всі їхні переваги також виявляються тільки в межах однієї сторінки (рядка ядра). Пам’ять типу EDO Архітектура EDO (extended data output) або “пам’яті з розширеним часом присутності даних на виході” характеризується збільшеним порівняно з FPM часом збереження даних на виході мікросхеми. Справа в тому, що в звичайних ІМС FPM вихідні дані залишаються дійсними при активному сигналі CAS. Через це при другому і наступному доступах до сторінки потрібно три такти: такт переключення CAS в активний стан, такт читання даних і такт перемикання CAS у неактивний стан. У ІМС EDO дані запам’ятовуються у внутрішньому регістрі по активному (спадаючому) фронту сигналу CAS і зберігаються ще якийсь час після появи наступного активного фронту. Це дозволяє нормально використовувати дані, коли CAS переведений у неактивний стан. При цьому схема читання в EDO уже 5-2-2-2 (11), що на 20% швидше FPM (14), і нормальна робота можлива навіть при тактовій частоті контролера пам’яті (і системної шини) 75 МГц. Пам’ять EDO дотепер застосовується у всіх комп’ютерах з частотою процесора до 166 МГц (і системними платами на чіпсетах до Intel 430 FX), а також у багатьох відеоприскорювачах тривимірної графіки. EDO також використовується в тих випадках, коли потужний контролер пам’яті сам оптимізує організацію банків пам’яті і їх чергування при багатобанковій структурі ОЗП, характерній для деяких серверів. Пам’ять типу BEDO В архітектурі BEDO (burst EDO – EDO з пакетним пересиланням даних) поряд з технологіями FPM і EDO використовується пересилання даних пакетами (burst). 5 Новизна такого методу в тому, що при першому звертанні дані автоматично читаються відразу ж для кількох послідовних слів (адже ядро влаштоване так, що завжди читається цілий рядок, тобто всі стовпці стають відомі). При цьому для пересилання burst-пакета задаються адреса рядка і адреса тільки найпершого стовпця, а внутрішній лічильник автоматично стежить за тим, щоб був переданий весь пакет. Це виключає необхідність пересилати адреси для наступних ЗЕ. Таким чином, завдяки burst-технології збільшується ефективність послідовного читання великих масивів даних. Новий спосіб пересилання скорочує час читання кожного слова ще на такт, що дозволяє BEDO працювати за схемою 5-1-1-1 (разом 8 тактів). Однак для цього необхідна підтримка з боку набору системної логіки. У число таких наборів входять Intel 430 HX, VIA 580 VP, 590 VP. Максимальна паспортна робоча частота BEDO – 66 МГц, хоча ІМС добре функціонують на частоті аж до 83 МГц. Пам’ять типу EDRAM Мікросхема EDRAM має більш швидке ядро і внутрішню кеш-пам’ять. В ролі кеш-пам’яті використовується статична пам’ять (SRAM) ємністю 2048 біт. Ядро EDRAM має 2048 стовпців, кожний з котрих з’єднаний з внутрішньою кешпам’яттю. При зверненні до який-небудь комірки одночасно зчитується весь рядок (2048 біт). Зчитаний рядок заноситься в SRAM, причому перенесення інформації в кеш-пам’ять практично не впливає на швидкодію, оскільки відбувається за один такт. При подальшому зверненні до комірок того ж рядка, дані беруться з більш швидкої кеш-пам’яті. Наступне звернення до ядра відбувається при доступі до комірки, що не розташована в рядку, який зберігається в кеш-пам’яті мікросхеми. Середній час доступу для мікросхеми наближується до значень, які є характерними для статичної пам’яті (порядку 10 нс). Завершуючи розгляд асинхронних типів ІМС, відзначимо, що їх швидкодію прийнято характеризувати часом циклу звертання, тобто мінімальним періодом, з яким можна виконати циклічне звертання за довільними адресами (всі п’ять операцій). Саме це мається на увазі, коли говорять про «60-нс модуль». При переході до синхронної пам’яті (що використовує для роботи зовнішню тактову 6 частоту) замість тривалості циклу доступу стали застосовувати мінімально припустимий період тактової частоти. Так з’явилися «10-нс модулі пам’яті», «8- нс» і навіть «7-нс».